EMV-konformes Design Ethernet-vernetzter Geräte

Von Phil Dewsbury

Mit elektromagnetischen Interferenzen (EMI) muss sich jeder Schaltungsentwickler von Ethernet vernetzten Geräten befassen. Dabei kann es recht zeitaufwendig und auch frustrierend sein, die Anforderungen elektromagnetsicher Verträglichkeit zu erfüllen, um die Beeinflussung benachbarter Geräte auszuschließen.

Während Simulationsprogramme und andere Designwerkzeuge 90% der EMV-Ziele erreichen, bedarf es weiterer Schritte für die restlichen 10%:

  • Layout (Entflechtung) der Leiterplatte (PCB) produktionsfertig abschließen.
  • Alle Bauelemente bestücken, üblicherweise durch einen automatisierten Prozess. Das bestückte Board wird i.F. als “Printed Wired Board (PWB)“ bezeichnet.
  • Das PWB mit einer EMV Messkammer auf elektromagnetische Strahlung überprüfen. Wenn Überschreitungen der einschlägigen Grenzwerte beobachtet werden, muss meist der Layout-Prozess wiederholt werden.

Schaltungsentwickler und Layouter müssen EMV-konforme Baugruppen schaffen, haben meist aber nur unvollständige Kenntnis darüber, wie Interferenzquellen zu identifizieren sind. Zudem finden Konformitätsprüfungen regelmäßig sehr spät im Designzyklus statt, wenn sich das Produkt bereits in der Verifikationsphase befindet. Wenn jetzt ein Problem auftritt, müssen Entwickler ein Redesign und Relayout durchführen und erneut ins Labor zum Testen bringen. Die Notwendigkeit zur Wiederholung all dieser Schritte aufgrund von EMV-Problemen bedeutet eine erhebliche Verzögerung des Zeitplans und erhebliche zusätzliche Kosten.

Der vorliegende Artikel bietet einige Hilfestellungen beim Leiterplatten-Layout und diskutiert einen präventiven Ansatz zur Vermeidung der geschilderten Probleme zur Verkürzung des Entwicklungsprozesses.

Leiterplattenentwicklung und -layout sind meist zeitaufwendig

Trotz leistungsfähiger Entwicklungswerkzeuge und umfangreicher Erfahrung ist es äußerst schwierig, bereits im ersten „Wurf“ 100%-tige EMV-Konformität zu erreichen. Da es zu aufwendig wäre, ausreichend genaue Simulationsmodelle zu schaffen, um dieses Problem zu adressieren, ist der „traditionelle“ Ansatz, einen mög-lichst guten Laborprototypen zu bauen und nach Messungen weitere Korrekturen für die folgende Iteration vorzunehmen.

Eine weitere Strategie besteht darin, sehr flexible Designs zu schaffen die nur minimale Korrekturen erfordern. Die Entwickler integrierter Schaltkreise machen dies vor: Sie überlegen jeden Aspekt des Layouts, des Routings und der Elementplatzierung, um die verfügbaren Siliziumressourcen möglichst optimal auszunutzen. Sie packen zudem Ersatzelemente in freie Flächen des Siliziums als zusätzliche Absicherung. Während der Herstellung überprüfen die Ingenieure das Produkt auch während verschiedener Zwischenschritte, ohne dabei den Produktionsprozess zu unterbrechen. Durch all diese Maßnahmen werden mögliche Redesignzeiten erheblich verkürzt.

Baugruppenentwickler können eine ähnliche Strategie einsetzen. Das Layout der Baugruppe ist entscheidend für den Erfolg des gesamten Produktes. Selten aber genießt es die erforderliche Aufmerksamkeit, besonders im Kontext der EMV-Optimierung von extrem schnellen analogen und digitalen Signalen. Daher ist es wichtig, die im folgend aufgelisteten Layout Regeln zu verstehen, da sie zur Signalintegrität und EMV-Konformität beitragen.

Designregeln beim Layout

Schleifenflächen und Zahl parasitärer Antennen verringern

Quelle und Rückkanal eines jeden Signals bilden eine Schleifenantenne. Die Stärke des abgestrahlten Signals ist proportional zur Schleifenfläche, dem durch ihn fließenden Strom, der Länge des Signalwegs, der Frequenz des Signals und den Impedanzen der Quelle und der Schleife. Darüber hinaus hängt die Richtung des abgestrahlten Signals von der Schleifenweglänge im Vergleich zur Signalwellenlänge ab.

Sowohl die Länge als auch die Fläche der Schleife müssen minimiert werden, um die EMV zu optimieren. Wenn dies nicht möglich ist, sind Maßnahmen zur Abschirmung notwendig. Dabei ist jedoch zu beachten, dass eine unvollständige Abschirmung zur Bildung eines Grundreflektors führen kann, der die Strahlungsemissionen in ungeschirmter Richtung sogar erhöht.

Parasitäre Kapazitäten reduzieren

Schleifenantennenpfade können sich im Common Mode (CM)-Signalpfad mit Erdung bilden. Alle AC-Signale koppeln kapazitiv an ihre Umgebung. Der Strom fließt durch die parasitäre Kapazität und findet einen Rückweg und somit eine Schleifenantenne bildet. Auch wenn die Kapazität klein und die resultierenden Ströme klein sind, können die Schleifen mechanisch nennenswerten Umfang haben.

Da es nicht möglich ist, parasitäre Kapazitäten vollständig zu eliminieren, besteht die Strategie darin, den Signalweg zu verkürzen. Entsprechende Kondensatoren können zwischen Primär- und Sekundärkreismasse und so nah wie möglich am Transformator platziert werden. Mit einem ausgeklügelten Leiterplattendesign kann die Kapazität durch überlappende Primär- und Sekundärmasseflächen auf separaten Schichten der Leiterplatte erzeugt werden.

Die Verbindung von Schutzerde (Earth Ground) und Signalerde (Signal Ground)

Typischerweise werden Masse und Signalmasse verbunden, um die Schleifengröße zu reduzieren. Systeme, die eine Quellentrennung erfordern, wie z.B. netzgespeiste Anwendungen, erlauben jedoch keine direkte Verbindung zwischen der primären Signalmasse und der Erdung. Stattdessen kann die sekundäre Signalmasse mit der Masse verbunden werden, um den Gleichtakt-Schaltungspfad zu minimieren. Dabei fließt der größte Teil des Stroms durch den vorgesehenen Weg, ohne parallele Wege zu eliminieren. Eine Reihenimpedanz, wie beispielsweise Gleichtakt Induktivitäten, muss hinzugefügt werden, um unerwünschte Strompfade zu blockieren. Ein Beispiel ist der leitungsgebundene Gleichtakt-EMV-Filter in Stromversorgungen. Die Induktivität reduziert den Gleichtakt-Stromfluss zur Stromquelle hin, und die Kondensatoren zur Erdung stellen einen Shunt-Rückweg zur Verfügung.

Ausgleichen der Potentiale differentieller Leitungspaare

Eine weitere Gleichtaktstromquelle entsteht durch die Umwandlung von Differential- in Gleichtaktbetrieb in unsymmetrischen Differentialpaaren. Ethernet-Signale werden über verdrillte Paare im Kabel übertragen und in eine Microstrip- oder Stripline-Übertragungsleitung auf der Leiterplatte umgewandelt.

Wenn die Serien- und Nebenschlussimpedanzen in beiden Signalpfaden nicht identisch sind, fließt ein Gleichtaktstrom. Ungleiche parasitäre Kapazität zur Erde kann zu Impedanz-Fehlanpassungen führen.

Einfluss des Leiterplattendesigns auf die Signalqualität minimieren

Das PCB-Design kann die Signalintegrität beeinträchtigen, indem es Einfügedämpfung, Rückflussdämpfung und Übersprechen verursacht. Die Einfüge Dämpfung ist die Dämpfung der Leistung zwischen der Quelle und der Last. Die Rückflussdämpfung misst den Teil des übertragenen Signals, der von der Quelle reflektiert wird.

Schließlich ist die Kopplung von benachbarten Signalen die Ursache für das Übersprechen. Es ist wichtig, den Wellenwiderstand mit einer verlustarmen Übertragungsleitung sicherzustellen, um die Auswirkungen der abgestrahlten Emissionen auf die Signalintegrität zu minimieren. Außerdem ist es wichtig, benachbarte Differentialpaare mit ausreichendem Abstand zu platzieren.

Diskontinuitäten

Idealerweise würde man differentielle Signale auf äquidistanten Leiterbahnen so kurz wie möglich von der Quelle zur Senke auf einer Leiterplattenebene layouten. Während kleinere Diskontinuitäten wie etwa scharfe Leiterbahnecken, Durchkontaktierungen oder Änderungen der Kopplungseigenschaften zu GND-Ebenen im einzeln wenig ändern, so haben sie doch in Summe erheblichen Einfluss.

Eine scharfe Ecke einer Leiterbahn produziert Shunt-Kapazitäten zur GND-Ebene, was die Einfüge Dämpfung verschlechtert. Zudem wird dadurch das lokale elektrische Feld vergrößert und die Abstrahlung erhöht. Daher sollten Leiterbahnen immer rund verlegt werden mit einem Radius, der nicht geringer ist als der Abstand der differentiellen Leitungen.

Der vertikale Interconnect Access führt zu Diskontinuitäten, die den Wellenwiderstand beeinflussen. Jede Diskontinuität führt zu einer Verschlechterung der Einfüge- und Rückflussdämpfung. Durchkontaktierungen erzeugen sowohl Induktivität als auch Kapazität, wobei die Induktivität die größere Auswirkung auf die Signalintegrität hat. Die Kapazität wird zwischen den ringförmigen Ringen, die das Via umgeben, und der/den inneren Massefläche(n) gebildet. Die Minimierung des Durchmessers der ringförmigen Ringe und die Maximierung des Durchmessers des ebenen Hohlraums (Anti-Pad) reduziert die Kapazität.

Wenn an Leiterbahnecken keine glatten Kurven möglich sind, sollten Ingenieure darauf achten, Leiterbahnecken mit kumulativen Kurven von nicht mehr als 45 Grad zu erstellen. Wenn die Innenecke einen schärferen Winkel aufweisen soll, sollte die Außenecke abgerundet werden.

Kann der Konstrukteur Durchkontaktierungen nicht vermeiden, muss er darauf achten, dass der Wellenwiderstand erhalten bleibt, wenn der Signalweg in eine andere Leiterplattenschicht übergeht. Der Wellenwiderstand hängt von der Geometrie der Leiterbahnen und deren Beziehung zueinander, der Ebene(n) und den nahegelegenen Signalen ab. Während es möglich ist, die Änderungen der Wellenwiderstände auszugleichen, ist es viel einfacher, dem Routing der Signale eine Priorität einzuräumen, so dass Lagenwechsel unnötig sind.

Gestaltung des Signal Rücklaufpfades

Der Signalrücklaufpfad wird während der Leiterplattenentwicklung oft übersehen. Viele Entwickler erstellen miteinander verbundene Groundebenen, ohne die Durchkontaktierungen oder die Signalführung auf der GND-Plane zu berücksichtigen. Durchkontaktierungen und Signalführung unterbrechen den Stromfluss und bewirken, dass der Rücklaufstrom dem Pfad mit der niedrigsten Impedanz zur Quelle folgt.

Bei Gleichstrom- und Niederfrequenzsignalen wird der Pfad mit der niedrigsten Impedanz vom Widerstand dominiert, und der Strom folgt dem kürzesten Abstand. Bei höheren Frequenzen wird die Impedanz von der Induktivität dominiert. Wenn die Frequenz des Signals zunimmt, werden die Signalflanken verrauscht und verschlechtern die Schaltungsleistung.

Aus Kostengründen müssen Ingenieure häufig gemischte Signaltypen auf eine gemeinsame Ebene legen. Sie müssen nicht nur die Erdung in digitale, analoge und Leistungserdung aufteilen, sondern auch die Auswirkungen parasitärer Elemente auf benachbarte Schaltkreise derselben Kategorie minimieren. Übersprechen beeinträchtigt auch die Signalintegrität. Die kapazitive Kopplung kann durch Überkreuzen in einem 90-Grad-Winkel oder durch Trennen von sich überlappenden oder parallelen Spuren verringert werden. Durch die Verwendung von Schutzringen kann das Übersprechen weiter minimiert werden. Schutzringe sind auch zur Reduzierung der induktiven Kopplung nützlich.

Trennung der Leitungsbahnen

Die meisten Entwickler sind mit den weltweiten Normen der Sicherheitsbehörden (z.B. UL, IEC) vertraut, die sich in erster Linie mit elektrischen Gefahren und Entflammbarkeit befassen. Diese Normen beziehen sich jedoch nicht auf die Zuverlässigkeit. Ein Spannungspotential zwischen den Leitungsbahnen kann dazu führen, dass metallische Whisker (Dendriten) über Monate oder Jahre wachsen. Schließlich wird der Dendrit den Abstand der Leitungen verkürzen und zum Produktversagen führen.

Der PCB-Designstandard IPC-2221, "Generic Standard on Printed Board Design", definiert Anforderungen an den Leiterbahnabstand, um Elektromigration zu vermeiden. Ingenieure sollten versuchen, den Leitungsabstand so zu gestalten, dass er über den Richtlinien der IPC-2221 liegt.

Die vorbeugende Designstrategie mit Filterung

Nachdem alle oben beschriebenen PCB-Designrichtlinien eingehalten wurden, ist es nun an der Zeit, die Designstrategie mit passiver und aktiver Filterung anzuwenden, um das EMI-Problem präventiv zu lösen. Hier sind die Vor- und Nachteile der einzelnen Ansätze:

Passive EMV-Filter

Um die Auswirkungen der Differenz-Gleichtakt-Stromwandlung im Ethernet-Schnittstellendesign zu minimieren, kann eine kleine Gleichtaktinduktivität, allgemein bekannt als Balun, hinzugefügt werden. Die Transformatorwirkung (bei einem Leitwert von 1,00 und ignoriertem Magnetisierungsstrom) des CM-Induktors zwingt die Ströme in jeder Leitung des Differentialpaares gleich und entgegengesetzt zu sein. Die CM-Impedanz ist sehr hoch und die differentielle Impedanz ist (idealerweise) Null. Um eine solche Lösung zu realisieren, wird die Gleichtaktinduktivität als Teil des Layouts platziert. Bei der Endprüfung kann sie, wenn sie nicht benötigt wird, aus der Stückliste entfernt und durch eine Steckbrücke ersetzt werden.

Eine passive Filterlösung kann jedoch in einigen Anwendungen zu Leistungseinbußen führen, weil CM-Induktivitäten keinen idealen Null-Differenzwiderstand aufweisen, so dass sowohl eine Einfüge Dämpfung entsteht als auch der Wellenwiderstand verändert wird.

Aktive EMV-Filter

Alternativ kann zur Lösung des EMV-Problems eine aktive Filterung implementiert werden. Wenn das PWB-Design während des letzten Testzyklus bereits den EMV-Vorgaben entspricht, entfällt die Installation des aktiven Filters. Andernfalls nehmen Sie die aktiven Komponenten in das PWB auf. Dies kann geschehen, indem man einen Platzhalter auf der Leiterplatte anlegt und diesen optional in der Stückliste ausführt.

So funktioniert die aktive Filterung: Wie in Abbildung 3 dargestellt, kann entweder der zweikanalige (KTA1550) oder der vierkanalige (KTA1552) aktive EMV- und elektrostatische Entladung (ESD) Suppressor-IC von Kinetic für Ethernet-Anwendungen als Kontingenz durch die Datenleitungen geführt werden. Der IC befindet sich zwischen dem PHY und dem LAN-Transformator. Der KTA1550 unterstützt zwei verdrillte Leitungspaare (Bild 4), während der KTA1552 vier unterstützt. Die aktive Filterung reduziert den Rauschpegel durch Gleichtaktunterdrückung. Wenn bereits eine passive Filterung installiert ist, können die zusätzlichen aktiven Filterfunktionen eine zusätzliche Rauschunterdrückung erreichen.

Durch den Einsatz aktiver Filterung können CM-Emissionen um bis zu 10 dB von 1 bis 125 MHz reduziert werden, ohne dass im Vergleich zum reinen passiven Ansatz Auswirkungen auf Einfügung, Reflexionsdämpfung oder Wellenwiderstand auftreten. Beide ICs sind kompatibel mit Spannungs- und Strommodus-PHYs. Im industriellen Temperaturbereich von -40 °C bis +85 °C verbraucht das Gerät 180 mW mit einer einzigen Standardstromschiene (3,3V oder 2,5V). Häufige Anwendungen aktiver Filter sind Ethernet-Systeme, die eine zusätzliche CM-Unterdrückung erfordern, um EMV-Emissionen der Klasse B oder höhere EMV-Immunitäts¬anforderungen zu erfüllen, sowie ESD-Schutz, PoE- und Nicht-PoE-Ethernet-Systeme, VoIP-Telefone, IP-Kameras und andere Netzwerkinstallationen.

Ein aktiver Filter-IC hat höhere Stücklistenkosten als ein passiver Balun, aber das aktive Filter-IC ist wirksamer bei der Rauschreduzierung, wie die Abbildungen 5 bis 7 zeigen. Die Vorteile der Verwendung von aktiven Filtern lassen sich wie folgt zusammenfassen.

  • Eine höhere Gleichtaktunterdrückung kann erzielt werden, als wenn nur eine passive Filterung verwendet wird.
  • Keine Einfügungsdämpfung oder Einführung einer charakteristischen Impedanz im Vergleich zur passiven Filterung.
  • Zusätzliche ESD-Unterdrückung erfolgt durch den aktiven Filter-IC

Zusammenfassung

Elektromagnetische Störungen sind ein ernsthaftes Problem bei Leiterplatten (PWB). Daher ist die Reduzierung von EMV-induziertem Störungen eine große Herausforderung im Leiterplattendesign.  

Ingenieure geraten oft in ein Whack-a-Mole-Szenario, in dem sie das Design ständig anpassen müssen, um neue Probleme zu lösen, die sich aus Versuchen ergeben, alte Probleme zu lösen.  Infolgedessen muss das PCB-Design über viele Runden geändert und erneut getestet werden, was zu Produktionsverzögerungen und zusätzlichen Entwicklungskosten führt.

Aktive Filter können helfen, dieses Problem zu lösen, indem sie eine vollständige Rauschunterdrückung erreichen, ohne neue rauschbezogene Probleme zu verursachen. Darüber hinaus passen aktive Filter leicht in PCB-Designs und sind ebenso einfach zu installieren. Daher bieten sie einen signifikanten Return on Investment, reduzieren Design- und Produktionsverzögerungen und minimieren die Kosten.

Für weitere Details zu den Regeln für das PCB-Design können Sie das Whitepaper hier herunterladen.
www.kinet-ic.com/uploads/EMI_in_Ethernet_Devices_HiFed.pdf

Downloads

Technology Transfer